EUV光刻机争夺战已打响

本文来自“ 中国电子报”。

近日，荷兰的光刻机制造商阿斯麦(ASML.US)发布2020年度财报，全年净销售额达到140亿欧元，毛利率达到48.6%。ASML同时宣布实现第100套极紫外光刻(EUV)系统的出货，至2020年年底已有2600万片晶圆采用EUV系统进行光刻。随着半导体技术的发展，光刻的精度不断提高，2021年先进工艺将进入5nm/3nm节点，极紫外光刻成为必修课，EUV也成为半导体龙头厂商竞相争夺采购的焦点。未来，极紫外光刻技术将如何发展?产业格局如何演变?

半导体大厂竞相购买EUV

在摩尔定律不断挑战物理极限的当下，半导体先进工艺领域的竞争形势，用“得EUV者得先进工艺”来形容并不为过。台积电、三星电子等厂商均加速了导入EUV的进程。也是这个原因，EUV正在成为半导体巨头在先进工艺领域争夺优势地位的焦点。

近期，三星电子与ASML高层互访消息频出。2020年10月，三星电子副会长李在镕访问ASML，与ASML CEO Peter Wennink、CTO Martin van den Brink进行会谈。2020年年底又传出Peter Wennink回访三星电子的消息。

有业界人士指出，这样频繁的互访，核心当然在于EUV设备。三星电子希望ASML提供更多的EUV设备，同时希望ASML协助三星电子更加顺利地使用已经购买的EUV。据了解，ASML 2021年EUV产能约为45～50台。而台积电就抢下当中的30台，剩下的才由三星、英特尔及SK海力士等竞争对手瓜分。如此一来，三星电子势必在2021年EUV设备数量上输给台积电。三星电子此前提出“半导体愿景2030计划”，计划于2030年在晶圆代工领域赶超台积电。这是三星高层亲自出访ASML的主要原因。

事实上，半导体逻辑制程技术进入到7纳米以下后，由于线宽过细，需要使用EUV作为曝光媒介。全球当前有能力并且有意愿进入7纳米世代的晶圆厂仅剩台积电、三星和英特尔，加之EUV设备供给有限，ASML便成为三大半导体巨头争相拉拢的重要对象。

5nm/3nm极紫外光刻成为必修课

随着半导体技术的发展，光刻的精度不断提高，已由微米级、亚微米级、深亚微米级，细化到当前的纳米级，曝光光源的波长也由436纳米(G线)、365纳米(Ⅰ线)，发展到248纳米(KrF)、193纳米(ArF)，再到13.5纳米(EUV)。

EUV是线宽突破10纳米，甚至之后的7纳米、5纳米、3纳米工艺的关键。华创证券调研报告显示，半导体芯片生产的难点和关键点在于将电路图从掩膜上转移至硅片上，这一过程需要通过光刻来实现。光刻的工艺水平直接决定芯片的制程水平和性能水平。芯片在生产中需要进行20~30次的光刻，耗时占到IC生产环节的50%左右，占芯片生产成本的1/3。如果采用EUV，晶圆厂可以减少将芯片设计缩小所遇到的光学麻烦，并在此过程中省去一些多重图形曝光(multi-patterning)步骤，在理想情况下能够节省成本和时间，提高良品率。也正是这个原因，尽管ASML的EUV售价高达1.2亿美元，三星和台积电等厂商依然积极采购。

台积电在日前举行的法说会上宣布，2021年主要用于设备采购的资本支出约为250亿至280亿美元，较2020年的172亿美元增长了45%～62%。台积电首席财务官黄仁昭表示，为应对先进工艺与特殊工艺技术发展，并顺应客户需求的增长，公司将上调2021年资本支出，其中80%将用于3nm、5nm及7nm等先进工艺。

资料显示，台积电的5纳米节点相比7纳米节点，可以使性能提高15%(在相同的功率和复杂度下)，功耗降低30%(在相同的频率和复杂度下)，晶体管密度最高提高1.8倍(并非适用于所有结构)。此外，5纳米节点将在十层以上的设备上使用EUV，这使台积电减少了掩膜的使用数量，减少了多重图形曝光的使用次数。

未来，先进工艺将继续推进，至3纳米、2纳米，甚至是1纳米。届时，EUV将发挥更大的作用。半导体研究机构imec CEO兼总裁Luc Van den hove指出，imec通过与ASML通力合作研发并实现新一代高解析度EUV光刻技术(高NA EUV Lithography)，将促使摩尔定律继续发挥作用，即使工艺微缩化达到1纳米后，摩尔定律也会继续适用。

存储芯片，下一个EUV大户

不仅逻辑芯片制造工艺需要使用EUV设备，未来美光、SK海力士等存储芯片大厂在量产DRAM时也将采用EUV设备。半导体专家莫大康指出，存储器主要分为两种：一种是DRAM，另一种是3D NAND。3D NAND目前的竞争主要集中在层数上，虽然也需要线宽的微缩化，但需求不那么迫切。而DRAM存储器则不同，如果做到1z(12～14nm)以下，就有可能需要用到EUV光刻机。届时，存储器厂商订的EUV设备将有大的爆发。

据悉，三星电子目前已经尝试将EUV应用于1z DRAM的生产当中。2020年8月，三星电子宣布在平泽工厂新建的第二座生产线开始生产16Gbit LPDDR5移动DRAM。三星电子采用EUV生产的第四代10纳米级别的DRAM晶圆出货量达到100万个。

在内存业内，目前的代际划分是1x、1y、1z、1α和1β。SK海力士表示，正在为使用EUV的DRAM的大规模生产做准备。SK海力士计划从2021年起将EUV应用于1αDRAM，2022年将EUV应用于1βDRAM。SK海力士规划升级M14晶圆厂的设备，同时在即将启用的新厂——M16晶圆厂中安装EUV光刻系统。

美光也在布局对EUV的使用。有消息称，美光正在寻找管理EUV设备的工程师。美光科技高级副总裁兼移动产品事业部总经理拉杰·塔鲁里认为，是否采用EUV考量的关键在于芯片生产的成本和效率。“我们现在使用的多重图形曝光技术相比使用EUV在成本和效率上的优势更加明显。现在我们已经推进到1α节点，我们觉得做到1β、1γ节点，现有的多重图形曝光技术在成本上都会更加有优势。但是在1γ之后，我们有可能会尝试采用EUV。我们会进行成本效率分析，如果证明成本效率更优就会考虑采用。当然，前期我们会投入资金进行相关工艺的探索和开发。”

极紫外光刻产业不仅只有EUV

光刻机供应商除ASML之外，还有日本厂商尼康和佳能。随着EUV变得越来越重要，ASML的优势正变得越来越明显。佳能和尼康仅能在“深紫外线”(DUV)光刻系统上与之竞争。可即使在DUV领域，ASML也拥有62%的市场份额。

然而，极紫外光刻产业又并不仅仅只有EUV光刻机。根据半导体专家莫大康的介绍，与EUV相关的还包括光掩膜缺陷检测和涂覆显影等周边设备，以及光刻胶等关键材料。光掩膜缺陷检测设备可检测光掩膜中存在的缺陷，如果承载原始电路的光掩膜存在缺陷，则芯片的缺陷率将相应增加。因此该设备也十分重要。日本Lasertec是这一领域的主要制造商。Lasertec公司的经营企划室室长三泽祐太朗指出：“随着微缩化的发展，在步入2纳米制程时，DUV的感光度可能会不够充分。”采用EUV光源的检测设备的需求有望进一步增长。

EUV涂胶显影设备用于将特殊的化学液体涂在硅片上作为半导体材料进行显影。作为光刻机的输入(曝光前光刻胶涂覆)和输出(曝光后图形的显影)，涂胶/显影机的性能直接影响到细微曝光图案的形成，其显影工艺的图形质量和缺陷控制对后续诸多工艺(诸如蚀刻、离子注入等)图形转移结果也有着深刻的影响。东京电子是该领域的主要供应商。东京电子的河合利树社长指出，如果EUV的导入能促进整个工序的技术进步的话，与EUV没有直接联系的工序数也会增加。国内设备厂芯源微日前表示，公司前道涂胶显影机与国际光刻机联机的技术问题已经攻克并通过验证，可以与包括ASML、佳能等国际品牌，以及上海微电子(SMEE)的光刻机联机应用。

光刻胶对分辨率、对比度、敏感度，以及粘滞性黏度、粘附性等要求极高。目前全球光刻胶主要企业有日本合成橡胶(JSR)、东京应化(TOK)、住友化学、信越化学、美国罗门哈斯等，所占市场份额超过85%，市场集中度非常高。目前，中国已经可以量产G线、I线、KrF三大类光刻胶。南大光电计划通过3年的建设、投产及实现销售，达到年产25吨193nm(ArF干式和浸没式)光刻胶产品的生产规模，未来将攻关EUV光刻胶。

(编辑：王岳川)